Simulation of a fault tolerant ALU (Arithmetic Logic Unit) in triple-modular-redundant (TMR) configuration in Proteus.
چهارشنبه, ۳ بهمن ۱۳۹۷، ۰۱:۴۸ ق.ظ
درس شیرین آزمایشگاه سیستم های دیجیتال یک....
شبیه سازی واحد محاسبه و منطق در پروتئوس
مقاوم در برابر خطا با روش TMR
هشت بیتی
ترم3952
دانشگاه تربیت دبیر شهیدرجایی
استاد: دکتر نوید وفایی 
Simulation of a fault tolerant 8-bit ALU (Arithmetic Logic Unit) in triple-modular-redundant (TMR) configuration in Proteus.
Course: Digital Systems Lab. @ SRTTU
Professor: Dr.Navid Vafaei (https://ir.linkedin.com/in/navid-vafaei-98159926)
. ..
دانلود فایل :
ALU
عنوان: 8-bit_Fault_tolerant_ALU_TMR_Proteus_HamedNajafi
حجم: 860 کیلوبایت
.
۹۷/۱۱/۰۳